# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

## LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.: 02-188723 [JP 2188723 A] PUBLISHED: July 24, 1990 (19900724)

INVENTOR(s): TANIGUCHI HIDEAKI ORIMURA RIYOUJI SASANO AKIRA

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation),

JP(Japan)

APPL. NO.: 01-007614 [JP 897614] FILED: January 18, 1989 (19890118)

## ABSTRACT PURPOSE:

To reduce the resistance of a scanning signal line and to write a signal to a picture element electrode by forming an opaque metal film as a conductive film constituting a scanning signal line.

## CONSTITUTION:

The scanning signal line GL is formed of a composite film consisting of a 1st conductive film g1 and a 2nd conductive film g2 provided above it, and the 1st conductive film g1 of this scanning signal line GL is formed integrally in the same manufacturing process with the 1st conductive film g1 of a gate electrode GT. The 2nd conductive film g2 is formed of aluminum (Al) by, for example, sputtering to about 900 - 4,000 angstroms. Consequently, the 2nd conductive film g2 reduces the resistance value of the scanning signal line GL and signals can securely be written to picture element electrodes.

## 99日本国特許庁(IP)

11) 特許出頭公開

## 四公開特許公報(A)

平2-188723

Int. Cl. 3

識別記号

厅内整理番号

❸公開 平成 2年(1990) 7月24日

G 02 F 1/136 G 09 F 9/00 H 01 L 27/12

500 3 3 8 7370-2H

6422-5C 7514-5F A

> 8624-5F H 01 L 29/78

3 1 1 Α

審査請求 未請求 請求項の数 2 (全24頁)

会発明の名称 液晶表示装置

29/784

②特 平1-7614 頭

晃

22出 平1(1989)1月18日 頭

⑫発 明 者 谷 

秀 明 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

個発 明 折 村

良

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

明、者 ②発 笹 野 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

頭 包出 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

倒代 弁理士 中村 純之助 人

玥

1. 発明の名称 液晶表示装置

- 2. 特許請求の範囲
  - 1. 薄膜トランジスタと西素電極とを函素の一様 成要素としアクティブ・マトリックス方式の液 晶表示装置において、走査信号線を構成する導 電膜と保持容量素子の電極膜とを同一の不透明 金属膜で形成し、上記走査信号線の映像信号線 との交差部における上記不透明金属膜の幅を他 の部分の幅より狭くしたことを特徴とする液晶 表示装置。
  - 2. 薄膜トランジスタと画素電極とを画素の一様 成要素としアクティブ・マトリックス方式の液 晶表示装置において、走査信号線を構成する導 電膜と保持容量崇子の電極膜とを同一の不透明 金属膜で形成し、上記保持容量素子の電極膜を 上記走変信号線に沿って設け、上記画素電極の 蟷部を上記走査信号線と直角に設けたことを特 徴とする液晶表示装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明はたとえば浮膜トランジスタと画素電 極とを 画 素 の 一 構 成 葵 素 と す る ア ク ティ ブ ・ マ ト リックス方式のカラー液晶表示装置等の液晶表示 装置に関するものである。

〔従来の技術〕

従来のアクティブ・マトリックス方式の液晶表 示装においては、特開昭61-151516身公報に示さ れるように、走査信号線、ゲート電極、保持容量 表子の電極膜をITO (インジュウム・姆酸化物) 護で構成しており、また保持容量素子の電極膜を 走査信号線から分岐させている。

[発明が解決しようとする課題]

しかし、このような液晶表示装置においては、 ITO膜のシート抵抗が大きいから、走査信号線 の抵抗が大きくなるので、画素電腦への信号書き 込みができなくなる。

そこで、走査信号線、ゲート電極、保持容量素 子の電循膜をクロム膜で構成することが考えられ、 この場合に走査信号線と保持客量業子の電腦裏とを一体に形成すると、走査信号線と映像信号線との交差部における走査信号線と映像信号線と映像信号線と映像信号線と映像信号線との間のショートが多くなり、歩留まりが悪

また、走査信号線、保持容量素子の電磁要をクロム膜で構成したときに、保持容量素子の電極膜を走査信号線から分岐させてたときには、第ロ率が低下するから、画像が暗くなる。

この発明は上述の課題を解決するためになされたもので、 西森電極への信号書き込みができなく なることがなく、 しかも歩留まりがよい液晶表示装置、 西像が明るい液晶表示装置を提供することを目的とする。

### (課題を解決するための手段)

上記目的を達成するため、この発明においては、 薄膜トランジスタと西森電極とを西森の一構成要 素としアクティブ・マトリックス方式の液晶表示 装置において、走査信号線を構成する導電器と保

また、この液晶表示装置においては、保持容量 ステの電極膜を走査信号線に沿って設け、 重素電 極の端部を走査信号線と直角に設けているから、 毎口率が大きくなる。


## (実施例)

10 W

この発明を適用すべきアクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部の一面素を第2図(要部平面図)で示し、第2図のⅡ-Ⅱ切断線で切った断面を第3図で示す。また、第4図(要部平面図)には、第2図に示す面素を複数配置した液晶表示部の要部を示す。

第2図~第4図に示すように、被品表示装置は、下部透明ガラス基板SUB1の内側(液晶側)の表面上に、薄膜トランジスタTFTおよび透明画素電極ITOを有する画器が構成されている。下部透明ガラス基板SUB1はたとえば 1.1[mm]程度の厚さで構成されている。

各国表は、解胶する2本の走査信号線 (ゲート信号線または水平信号線) G L と、解接する2本の映像信号線 (ドレイン信号線または垂直信号線)



#### (作用)

この被品表示装置においては、走査信号線を傳成する導電膜を不透明金属膜で形成しているから、走査信号線の抵抗が小さく、また走査信号線の映像信号線との交差部における不透明金属膜の領を他の部分の幅より狭くしているから、走査信号線と映像信号線との重なり面積が小さい。

D L との交差領域内(4本の信号線で囲まれた領域内)に配置されている。走査信号線G L は、第2 図および第4 図に示すように、列方向に延在し、行方向に複数本配置されている。映像信号線 D L は、行方向に延在し、列方向に複数本配置されている。

各面表のでは、 すっとでは、 ないのでは、 ないののでは、 ないのののでは、 ないのののでは、 ないのののでは、 ないののでは、 ないののでは、 ないののでは、 ないのののでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないのでは、 ないのでは、 ないののでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないいのでは、 ないのでは、 ないので

置の回路ではその極性は動作中反転するので、ソース・ドレインは動作中入れ替わると理解されたい。しかし以下の説明でも、便宜上一方をソース、他方をドレインと固定して表現する。

前記ゲート電優GTは、第5回(所定の製造工 程における要部平面図)に詳細に示すように、走 査信号線GLから行方向(第2図および第5図に おいて下方向)に突出するT字形状で構成されて いる(T字形状に分岐されている)。つまり、ゲ 一ト電極GTは、映像信号線DLと実質的に平行 に延在するように構成されている。ゲート電極G Tは、薄膜トランジスタTFT1~TFT3のそ れぞれの形成領域まで突出するように構成されて いる。薄膜トランジスタTFT1~TFT3のそ れぞれのゲート電瓶GTは、一体に(共通ゲート 電區として)構成されており、同一の走空信号線 GLに連続して形成されている。ゲート電腦GT は、薄膜トランジスタTFTの形成領域において 大きい段差をなるべく作らないように、単層の第 1 導電膜 g 1 で構成する。第1 導電膜 g 1 は、た

はもちろん、上述した本来の大きさよりも大きく <u>される。</u>

ゲート電極GTのゲートおよび選光の機能面からだけで考えれば、ゲート電極GTおよびその配線GLは単一の層で一体に形成してもよく、この場合不透明導電材料としてSiを含有させたAl 知Al、およびPdを含有させたAl 等を選ぶことができる。

前記走査信号線 G L は、第1導電膜 g 1 および その上部に設けられた第2導電膜 g 2 からなる複合膜で構成されている。この走査信号線 G L の第 1 導電膜 g 1 は、前記ゲート電極 G T の第1 導電膜 g 1 と同一異 遺工程で形成され、かつ一体に構成されている。第2導電膜 g 2 はたとえばスパッタで形成されたアルミニウム (A 1) 膜を用い、900~4000 [ 人 ] 程度の 膜厚で形成する。第2導電膜 g 2 は、走査信号線 G L の抵抗値を低減し、信号伝達速度の高速化(画素の情報の a 込特性)を 図ることができるように構成されている。

また、走査信号級GLは、第1導電膜g1の幅

とえばスパッタで形成されたクロム (Cr) 膜を 用い、1100[人] 程度の護厚で形成する。

このゲート電極GTは、第2回、第3回および 第6回に示されているように、i型半導体層AS を完全に覆うよう(下方からみて)それより大き 目に形成される。したがって、下部透明ガラス基 板SUB1の下方に蛍光灯等のパックライトを取 り付けた場合、この不透明のCェゲート電極GT が彭となって、半導体潜ASにはバックライト光 が当たらず、前述した光照射による導電現象すな わちTFTのオフ特性劣化は起きにくくなる。 な お、ゲート電極GTの本来の大きさは、ソース・ ドレイン電伍SD1、SD2間をまたがるに最低 限必要な(ゲート電極とソース・ドレイン電極の 位置合わせ余裕分も含めて)幅を持ち、チャンネ ル幅Wを決めるその英行き長さはソース・ドレイ ン電極間の距離(チャンネル長)Lとの比、すな「 わち相互コンダクタンスgmを決定するファクタ W/Lをいくつにするかによって決められる。

この液晶表示装置におけるゲート電極の大きさ

寸法に比べて第2導電膜 g 2 の福寸法を小さく構成している。すなわち、走査信号線 G L は、その倒壁の段差形状をゆるやかにすることができるので、その上層の発縁膜 G I の表面を平担化できるように構成されている。

絶珠膜GIは、薄膜トランジスタTFT1~TFT3のそれぞれのゲート絶縁膜として使用される。絶縁膜GIは、ゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIはたとえばプラズマCVDで形成された窒化珪素膜を用い、3000[太]程度の護摩で形成する。前途のように、絶縁膜GIの表面は、薄膜トランジスタTFT1~TFT3のそれぞれの形成領域および走査信号線GL形成領域において平担化されている。

i型半導体層ASは、第6図(所定の製造工程 における要部平面図)で詳細に示すように、複数 に分割された薄膜トランジスタTFT1~TFT 3のそれぞれのチャネル形成領域として使用され る。複数に分割された薄膜トランジスタTFT1 ~TFT3のそれぞれの i 型半導体着ASは、菌 素内において一体に構成されている。すなわち、 西素の分割された複数の薄膜トランジスタTFT 1~TFT3のそれぞれは、1つの(共通の) i 型半導体層ASの島領域で構成されている。主型 半導体層ASは、非晶質シリコン膜または多結晶 シリコン膜で形成し、約1800[入]程度の膜厚で形 成する.

この主型半導体層ASは、供給ガスの成分を変 えてSi,N,からなる絶縁膜GIの形成に違続し て、同じプラズマCVD装置で、しかもその装置 から外部に露出することなく形成される。また、 オーミックコンタクト用のPをドープしたN\*型 半導体層 d O (第3図) も同様に連続して約 400 [人]の厚さに形成される。しかる後、下部透明ガ . ラス基板SUB1はCVD装置から外に取り出さ れ、写真処理技術により、 N\*型半導体理 d O お よびi型半導体層ASは第2回、第3回および第 6 図に示すように独立した島状にパターニングさ れる.

ASを乗り越える際の断線に起因する線欠陥の発 生する確率を低減することができる。つまり、酉 素の複数に分割された薄膜トランジスタTFT1 ~ TFT3のそれぞれの i 型半導体層ASを一体 に構成することにより、映像信号線DL(ドレイ ン電極SD2)が1型半導体層ASを1度だけし か乗り越えないためである(実際には、乗り始め と乗り終わりの2度である)。

前記:型半導体層ASは、第2回および第6回 に詳細に示すように、走査信号線GLと映像信号 級 DLとの交差部(クロスオーバ部)の 両者間ま で延在させて設けられている。この延在させたi 型半導体層ASは、交差部における走査信号線G Lと映像信号線DLとの短絡を低波するように存 成されている。

T1~TFT3のそれぞれのソース電径SDIと ドレイン電極SD2とは、第2回、第3回および 第7図(所定の製造工程における要部平面図)で 詳細に示すように、i型半導体層AS上にそれぞ

このように、西菜の複数に分割された薄膜トラ ンジスタTFT1~TFT3のそれぞれの主型半 革体層ASを一体に構成することにより、薄護ト ランジスタTFT1~TFT3のそれぞれに共通 のドレイン電価SD2が1型半導体層AS(実際 には、類1導電膜g1の膜厚、N\*型半遺体層 d Oの腹厚およびi型半導体層ASの腹厚とを加算 した膜厚に相当する段差)をドレイン電磁SD2 関から主型半導体層AS関に向って1度乗り越え るだけなので、ドレイン電径SD2が断線する確 車が低くなり、点欠陥の発生する確率を低波する ことができる。つまり、この液晶表示装置では、 ドレイン電極SD2がi型半速体層ASの身差を 乗り越える原に画素内に発生する点欠陥が3分の 1 に低波できる。

また、この液晶表示装置のレイアウトと異なる が、主型半導体層ASを映像信号線DLが直接乗 り越え、この乗り越えた部分の映像信号線DLを ドレイン電優SD2として構成する場合、映像信 号線DL (ドレイン電極SD2) がi型半導体層

ドレイン電極SD2のそれぞれは、回路のバイア ス極性が変ると、動作上、ソースとドレインとが 入れ替わるように構成されている。つまり、落譲 トランジスタTFTは、FETと同様に双方向性 である。

ソース電磁SD1、ドレイン電極SD2のそれ ぞれは、N・型半導体層dOに接触する下層側か ら、第1導電膜は1、第2導電膜は2、第3導電 磨 4 3 を 順次 重ね合わせて 構成されている。ソー ス電低SD1の第1導電膜は1、第2導電膜は2 および第3導電膜は3は、ドレイン電極SD2の それぞれと同一要造工程で形成される。

第1導電膜d1は、スパッタで形成したクロム 膜を用い、 500~1000[人]の膜厚 (この液晶表示 画素の複数に分割された薄膜トランジスタ T.F... ...... 装置では、 600 (人.) 程度の膜原)で形成する。ク ロム頭は、膜厚を厚く形成するとストレスが大き くなるので、2000[4]程度の膜厚を越えない範囲 で形成する。クロム膜は、 N \* 型半導体層 d O と の接触が良好である。クロム酸は、後述する第2

導電膜 d 2 のアルミニウムがN<sup>\*</sup>型半導体層 d O に拡散することを防止する、所謂バリア層を構成 する。第1 導電膜 d 1 としては、クロム膜の他に、 高融点金属(Mo、Ti、Ta、W)膜、高融点金 属シリサイド(MoSi<sub>2</sub>、TiSi<sub>2</sub>、TaSi<sub>2</sub>、W Si<sub>2</sub>)膜で形成してもよい。

第1 導電膜 d 1 を写真処理でパターニングした 機、 同じ写真処理用マスクであるいは第1 第 会 は の が や 型 半 導 体 層 d 0 が な で な で れる。 つまり、 i 型 半 導 体 層 d 1 を で スクとして N・型 半 導 体 層 d 1 を で な か で な か で な か で な か な を で ま か な な か で ま か な か な な か で ま か な か な か で ま か か で ま か か で ま か か で ま か か で ま か か で ま か か で ま か か で ま か か で ま か か で ま か か で ま か か で ま か が 、 そ の 程 度 は で か ず れ ば よ い 。

しかる後、第2導電膜 d 2 がアルミニウムのスパッタリングで3000~5500[A]の膜厚(この液晶表示装置では、3500[A]程度の膜厚)に形成される。アルミニウム膜は、クロム膜に比べてストレ

このように、面景の複数に分割された辞頭トランジスタTFT1~TFT3において、ソース電低SD1、ドレイン電低SD2のそれぞれの第1 導電膜d1のチャネル形成領域側を第2導電頭d 2および第3導電膜d3に比べて大きいサイズで スが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2は構成さらに構成さらればを低減するように構成されている。第2項電膜d2は、弾頭トランジ腺の筋速度の高速化を図ることができる。第2項電域であることができる。第2は環域では、アルミニウム膜の他により、第1回である。第1回では、アルミニウム膜の他により、第1回である。第1回では、アルミニウム膜の他により、第1回である。第1回では、アルミニウム膜の他により、第1回である。第1回である。第1回では、アルミニウム膜の他により、が対しておよい。

第2 導電膜 d 2 の写真処理技術によるパターニング後、第3 導電膜 d 3 がスパッタで形成された透明導電膜 ( I T O: ネサ膜)を用い、1000~2000[入]の膜厚 (この液晶表示装置では、1200[入]程度の膜厚)で形成される。この第3 導電膜 d 3 は、ソース電優 S D 1、ドレイン電極 S D 2 および映像信号線 D L を構成するとともに、透明 西素電極 I T O を構成するようになっている。

構成することにより、ソース超極SD1、ドレイン電極SD2のそれぞれの第1導電膜d1回の寸法で、薄膜トランジスタTFTのゲート長Lを規定することができる。第1導電膜d1回の難隔寸法(ゲート長L)は、加工精度(パターンニング精度)で規定することができるので、薄膜トラト民Lを均一にすることができる。

 成されている。ソース電腦SD1の第1導電護は 1は、N・型半導体層は0との接着性が良好であり、かつ主に第2導電膜は2からの拡散物に対するバリア層として構成されている。ソース電極SD1の第2導電膜は2は、第1返電膜は1のクロ

D1の第2導電膜d2は、第1導電膜d1のクロ ム腹がストレスの増大から厚く形成できず、主型 半導体層ASの段差形状を乗り越えられないので、 この主型半導体層ASを乗り越えるために構成さ れている。つまり、第2導電膜d2は、厚く形成 することでステップカバレッジを向上している。 第2導電膜 d 2は、厚く形成できるので、ソース 超極SD1の抵抗値(ドレイン電極SD2や映象 信号線DLについても同様)の低減に大きく寄与 している。第3導電頭は3は、第2導電膜は2の i型半導体層ASに起因する段差形状を乗り越え ることができないので、第2導電膜d2のサイズ を小さくずることで舞出する第1導電謨d1に後 統するように構成されている。第1導電額41と 第3 導電膜 d 3 とは、接着性が良好であるばかり か、両者間の接続部の段差形状が小さいので、獲

差する列方向に突出したし字形状で構成されている。つまり、画素の複数に分割された薄膜トランジスタTFT1~TFT3のそれぞれのドレイン 電極SD2は、同一の映像信号線DLに接続されている。

透明画素電価ITOI~ITO3のそれぞれは、 薄膜トランジスタTFT1~TFT3のそれぞれ と同様に、実質的に同一サイズで構成されている。 実に接続することができる。

このように、浮旗トランジスタTFTのソース 電隔SD1を、少なくとも主型半導体層ASに沿 って形成されたパリア層としての第1導電膜41 と、この第1導電膜は1の上部に形成され、第1 導電膜 d 1 に比べて比抵抗塩が小さく、かつ第1 導電器 d 1 に比べて小さいサイズの第2 導電膜 d 2とで構成し、この第2導電膜は2から露出する 第1 導電膜 d 1 に透明画素電極 I T O である第3 導電膜 d 3 を接続することにより、薄膜トランジ スタTFTと透明画素電極ITOとを確実に接続 することができるので、断線に起因する点欠陥を 低減することができる。しかも、ソース電極SD 1は、第1導電膜 d 1 によるバリア効果で、抵抗 塩の小さい第2導電膜 d 2 (アルミニウム膜)を 用いることができるので、抵抗値を低減すること ができる。

ドレイン電極SD2は、映像信号線DLと一体 に構成されており、同一製造工程で形成されてい る。ドレイン電極SD2は、映像信号線DLと交

透明 国 素電値 I T O 1 ~ I T O 3 のそれぞれは、 薄膜トランジスタ T F T 1 ~ T F T 3 のそれぞれ の i 型 半 導体 暦 A S を 一体に構成してある (分割 されたそれぞれの 薄膜トランジスタ T F T を 一個 所に集中的に配置してある)ので、 L 字形状で構 成している。

このように、解接する2本の走査信号線GLと 解接する2本の映像信号線 GLとの交差領域内に をする2本の映像信号線 GLとの交差領域内に を変された画表の薄膜トランジスタエFT3に分割し、 で変数に分割された神膜をカーンジスタエFT3のそれでの分割したが、 ででは、カーンがでは、 ででは、カーンがでは、 ででは、カーンがでは、 ででは、カーンがでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるでは、 でで、からになるで、 ない、かできる。

また、前記画素の分割された一部の点欠陥は、

画素の全体の面積に比べて小さい (この液晶表示 装置の場合、画素の 3 分の 1 の面積) ので、前記 点欠陥を見にくくすることができる。

また、前記画素の分割された透明画素電篷IT 〇1~IT〇3のそれぞれを実質的に同一サイズ で構成することにより、画素内の点欠陥の面積を 均一にすることができる。

形成する。

したがって、薄膜トランジスタTFT1~TFT3の共通半導体層ASは上下にあるでサントを選出するでは、かままでは、外部の自然光やパックライトでは、外部の自然光やゲートでは、かり大き目でほぼそれと相似形とは、では、両者の大きさはほぼ同じとを進光膜しては、両者のようゲート電極の下を遮光膜しより、

なお、バックライトを上部透明ガラス基板SUB1 B2 傾に取り付け、下部透明ガラス基板SUB1 を観察側(外部露出側)とすることもでき、この 場合は遮光膜LSはバックライト光の、ゲート電 個GTは自然光の遮光体として動く。

部膜トランジスタエFTは、ゲート電極GTに 正のパイアスを印加すると、ソースードレイン間 のチャネル抵抗が小さくなり、パイアスを零にす ると、チャネル抵抗は大きくなるように構成され ている。つまり、薄膜トランジスタTFTは、遊 とすることができ、この直流成分を相殺する方法 を採用した場合、各画素の液晶にかかる直流成分 のばらつきを小さくすることができる。

審膜トランジスタTFTおよび透明画素危極ITO上には、保護膜PSVIが設けられている。 保護膜PSVIは、主に薄膜トランジスタTFT を盈気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。 保護膜PSVIは、たとえばプラズマCVDで形成した酸化珪素膜や窒化珪素膜で形成されており、 5000~11000[本]の膜厚(この液晶表示装置では、 8000[本]程度の膜厚)で形成する。

薄膜トランジスタTFT上の保護膜PSV1の 上部には、外部光がチャネル形成領域として使用 される i 型半導体層ASに入射されないように、 遮蔽膜LSが設けられている。第2回に示すには に、遮蔽膜LSは、点線で囲まれた領域内に様成 されている。遮蔽膜LSは、光に対する遮蔽性が されている。にでは、光に対する遮容で形 成されており、スパッタで1000[4]程度の膜厚に

明画素電磁ITOに印加される電圧を制御するように構成されている。

被品LCは、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2との間に形成された空間内に、液晶分子の向きを設定する下部配向膜ORI1および上部配向膜ORI2に規定され、封入されている。

下部配向膜ORI1は、下部透明ガラス基板S UB1個の保護膜PSV1の上部に形成される。

上部透明ガラス基板SUB2の内側(液晶側)の表面には、カラーフィルタFIL、保護膜PSV2、共通透明画素電極(COM)ITOおよび前記上部配向膜ORI2が順次積層して設けられている。

前記共通透明画素電低ITOは、下部透明ガラス基板SUBI側に画素毎に設けられた透明画素電低ITOに対向し、隣接する他の共通透明画素電低ITOと一体に構成されている。この共通透明画素電低ITOには、コモン電圧Vcomが印加されるように構成されている。コモン電圧Vcom

は、映像信号線DIに印加ざれるロウレベルの駆動電圧Vdminとハイレベルの駆動電圧Vdminとハイレベルの駆動電圧Vdmaxとの中間電位である。

14 Table 11

カラーフィルタFILは、アクリル樹脂等の樹脂材料で形成される染色基材に染料を着色して構成されている。カラーフィルタFILは、強め分けられている。すなわち、カラーフィルタFILと関接する2本の映像信号線DLとの交差領域されている。各画表は、カラーフィルタFILの個々の所定色フィルタ内において、複数に分割されている。

カラーフィルタドILは、つぎのように形成することができる。まず、上部透明ガラス基板SUB2の表面に染色基材を形成し、フォトリングラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。次に、同様な工程を施すことによって、緑色フィル

保護謨PSV2は、前記カラーフィルタFILを異なる色に染め分けた染料が液晶LCに満れることを防止するために設けられている。保護謨PSV2は、たとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側のそれぞれの層を別々に形成し、その後下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合せ、両者間に液晶LCを封入することによって組み立てられる。

前記液晶表示部の各面素は、第4回に示すように、走査信号線GLが延在する方向と同一列方向に複数配置され、画素列 X 、 , X 、 , X 、 , 、 、 のそれぞれを構成している。各画素列 X 、 ,

タG、青色フィルダBを順次形成する。

すなわち、この液晶表示装置では、隣接する 2 本の走査信号線 G L と隣接する 2 本の映像信号線 D L との交差領域内に面素を構成し、この面素に対向する位置にカラーフィルタド I L の各色フィルタを形成することができるといい。 お 重素と各色フィルタとの位置合せ余裕す 法を確保することができる。

を左側、透明画素電極ITO1~ITO3の配置 位置を右側に構成している。 西海列 X 1, 、 X 3, … のそれぞれの行方向の次段の画素列 X 1, X 4, … のそれぞれの西素は、西素列入1, X1, …のそれ ぞれの西索を前記映像信号線DLに対して線対称 で配置した画素で構成されている。すなわち、酉 表列 X., X., …のそれぞれの画素は、薄膜トラ ンジスタTFT1~TFT3の配置位置を右側、 透明画素電極ITO1~ITO3の配置位置を左 個に構成している。そして、画表列 X ... X ... … のそれぞれの画素は、画素列 X 1, X 1, …のそれ ぞれの画素に対し、列方向に半画素間隔移動させ て(ずらして)配置されている。つまり、西煮列 Xの各面表間隔を1.0(1.0ピッチ)とすると、次 段の西港列スは、各画素間隔を1.0とし、前段の 西東列Xに対して列方向に0.5画素間隔(0.5ピッ チ)ずれている。各画素間を行方向に延在する映 象信号線 D L は、各画素列 X 間において、半画素 間隔分(0.5ピッチ分)列方向に延在するように

構成されている。



このように、液晶表示部において、薄膜トラン ジスタTFTおよび透明資素電低ITOの配置位 置が同一の直索を列方向に複数配置して直案列文 を構成し、面潔列スの次段の面潔列スを、前段の 西 兼列 X の 画 素 を 映像信号線 D L に 対して 線対 称 で配置した菌素で構成し、次段の菌素列を前段の 画素列に対して半画素間隔移動させて構成するこ とにより、第8図(画煮とカラーフィルタとを重 ね合せた状態における要部平面図)で示すように、 前段の画素列义の所定色フィルタが形成された画 煮(たとえば、 西 素 列 ス 、 の 赤色 フィルタ R が 形 成された画素)と次段の画表列Xの同一色フィル タが形成された西景(たとえば、西景列と。の赤 色フィルタRが形成された画素)とを 1.5 画素間 隔 ( 1.5ピッチ) 離隔することができる。つまり、 前段の画素列义の画素は、最っとも近傍の次段の 画 煮列の同一色フィルタが形成された画 煮と常時 1.5 画素間隔分離隔するように構成されており、 カラーフィルタFILはRGBの三角形配置接造 を構成できるようになっている。カラーフィルタ

前記第4回および第8回に示す画素列X。を選択する走査信号線GLである。同様に、ヤi+1, Yi+2,…のそれぞれは、画素列X,,X,,… のそれぞれを選択する走査信号線GLである。これらの走査信号線GLは、垂直走査回路に接続されている。

前記第3図の中央部は一画表部分の断面を示しているが、左側は下部透明ガラス基板SUB2の左側縁部分でよび上部透明ガラス基板SUB2の左側縁部分で外部引出配線の存在する部分の断面を示している。右側は、透明ガラス基板SUB1およびSUB2の右側縁部分で外部引出配線の存在しない部分の断面を示している。

第3図の左側、右側のそれぞれに示すシール材 SLは、液晶LCを封止するように構成されてお り、液晶封入口(図示していない)を除く透明ガ ラス基板SUBIおよびSUB2の無両囲全体に 沿って形成されている。シール材SLは、たとえ ばエポキシ樹脂で形成されている。

前記上部透明ガラス基板SUB2側の共通透明

FILのRGBの三角形配置構造は、各色の混色を良くすることができるので、カラー画像の解像 変を向上することができる。

また、映像信号級D L は、各面素列 X 間において、学面素間隔分しか列方向に延在しないで、 質接する映像信号線 D L と交差しなくなる。したがって、映像信号線 D L の引き回しをなくしその 占有面積を低減することができ、又映像信号線 D L の迂回をなくし多層配線構造を廃止することが できる。

この液晶表示部の構成を回路的に示すと、第10回(液晶表示部の等価回路回)に示すようになる。第10回に示すXiG,Xi+1G,…は、緑色フィルタGが形成される画素に接続された映像信号線DLである。Xi+1B, た映像信号線DLである。Xi+1B, なれた映像信号線DLである。これらの映像信号線DLである。これらの映像信号線DLに、映像信号線動回路で選択される。Yiは

画素電優ITOは、少なくとも一個所において、 銀ペースト材SILによって、下部透明ガラス基 板SUBI側に形成された外部引出配線に接続さ れている。この外部引出配線は、前述したゲート 電優GT、ソース電優SDI、ドレイン電優SD 2のそれぞれと同一製造工程で形成される。

前記配向膜ORIIおよびORI2. 透明画素電価ITO、共通透明画素電価ITO、保護膜PSV2、絶縁膜GIのそれぞれの層は、シール材SLの内側に形成される。偏光板POLは、下部透明ガラス基板SUBI、上部透明ガラス基板SUB2のそれぞれの外側の表面に形成されている。

この発明を適用すべき他の液晶表示装置の液晶 表示部の一面素を第9A図(要部平面図)に、ま た同図の左下方に示した太い実線枠Bに囲まれた 部分(薄膜トランジスタ3とその周辺部)を3倍 に拡大した図を第9B図に示す。

この液晶表示装置においては、液晶表示部の各 面素の関ロ率を向上することができるとともに、



液晶にかかる直流成分を小さくし、液晶表示部の 点欠陥を低減しかつ黒むらを低減することができる。

この液晶表示装置は、第9A図および第9B図に示すように、液晶表示部の各画素内の i 型半導体層ASを薄膜トランジスタTFT1~TFT3毎に分割して構成されている。つまり、画素の複数に分割された薄膜トランジスタTFT1~TFT3のそれぞれは、独立した i 型半導体層ASの島領域で構成されている。

ゲート電極GTは、第2図等に示した液晶表示 装置と同様:型半導体層ASより大き目に形成されるが、この液晶表示装置では薄膜トランジスタ TFT1~TFT3が独立した:型半導体層AS ごとに形成されているため、各薄膜トランジスタ TFTごとに大き目のパターンが形成されるとと もに、分岐したゲート配線GL(g1)に連結される。 口事)を向上することができる。

また、透明画素電極ITO1~ITO3のそれ ぞれは、薄膜トランジスタTFTと接続される辺 と対向する反対側の辺において、行方向の次段の 走変信号線GLと重ね合わされている。この重ね 合せは、薄膜トランジスタTFT1~TFT3の ゲート電低GTと同様に、そのゲート電低GTを 退択する走査信号線DL(画素を選択する走査信 号線DL)と隣接する次段の走査信号線DLをT

前記保持容量素子 Cadd の他のレイアウトを第 11図(他の例の一画素を示す要部平面図)に示 し、前記第9A図および第11図に記載される画 素の等価回路を第12図(等面回路図)に示す。 第11回に示す画義の保持容量素子 Cadd は、透 明雪煮電低ITOI~ITO3のそれぞれと容量 電極線の分枝させた部分(保持容量素子Cadd の 他方の電極)との重ね合せ量を増加させ、保持容 量を増加させている。基本的には、第11図に示 す保持容量素子 Cadd と前記第9 A 図に示す保持 容量素子Cadd とは同じである。第12回におい て、前述と同様に、Cgsは薄膜トランジスタTF Tのゲート電極GTおよびソース電極SD1で形 成される重ね合せ容量である。重ね合せ容量Cgs の誘電体膜は絶縁膜GIである。 Cpix は透明画 表電極ITO(PIX)および共通透明画素電優 ITO(COM)間で形成される液晶容量である。 液晶容量Cpix の誘電体膜は液晶LC、保護膜P SVIおよび配向膜ORII、ORI2である。 Vicは中点電位である。



前記保持容量素子 Cadd は、薄膜トランジスタ TFTがスイッチングするとき、中点電位(菌素 電極電位) Vicに対するゲート電位変化 Δ V g の 影響を低減するように動く。この様子を式で表す と次式となる。

ΔVlc=((Cgs/(Cgs+Cadd+Cpix)) × ΔVg ここで、ΔVlcはΔVg による中点電位の変化分を表わす。この変化分ΔVlcは液晶に加わる直流 成分の原因となるが、保持容量素子Cadd の保持 容量を大きくすればする程を引動を表する。また、保持容量素子Cadd は数字 とができる。また、保持容量素子Cadd は数字 とができる。また、保持容量素子Cadd は数字 とができる。また、保持容量素子Cadd は数字 とがする。また、保持容量素子Cadd は数字 とがする。また、保持容量素子Cadd は数字 とがする。また、保持容量素子の重度とする。 できる。また、保持容量素子の重度とする。 できる。 を見くする作用もあり、薄膜トランジする。 に向上し、液量表示面の切り替えることができる。

上述したように、ゲート電価GTは半導体層ASを完全に覆うよう大きくされている分、ソース・ドレイン電価SD1、SD2とのオーバラップ面

稷が増え、したがって寄生容量C g s が大きくなり中点電位 V l c はゲート (走変) 信号 V g の影響を受け易くなるという逆効果が生じる。しかし、保持容量滑子 C add を設けることによりこのデメリットも解消することができる。

また、保持容量素子 Cadd の他方の電極を単層の第1導電膜 g 1 で構成し、アルミニウム膜である第2導電膜 g 2 を構成しないことにより、アルミニウム膜のヒロックによる保持容量素子 Cadd の他方の電極と一方の電極との矩絡を防止することができる。

前記保持容量素子 Cadd を構成するために重ね

合わされる透明面素電価ITO1~ITO3のそれぞれと容量電価線の分岐された部分との間の一部には、前記ソース電価SD1と同様に、分岐された部分の段差形状を乗り越える際に透明面型電低ITOが断線しないように、第1導電源は15よび第2導電膜は2で構成された島領域が設けられている。この島領域は、透明面景電低ITOの面積(開口率)を低下しないように、できる限り小さく構成する。

とにより、最終段の容量電腦線は外部引出配線の一部の導電層と一体に構成することができ、しかも共通透明画素電腦ITOは前記外部引出配線に接続されているので、簡単な構成で最終段の容量電腦線を共通透明画素電腦ITOに接続することができる。



前記面表の透明面楽電極ITOに保持容量素子 Cadd を設けた液晶表示装置の液晶表示部は、室 14四(液晶表示部を示す等価回路図)に示すよ うに構成されている。液晶表示部は、西菜、走査 信号線GLおよび映像信号線DLを含む単位基本 パターンの鉄返しで構成されている。容量量極線 として使用される最終段の走査信号線GL(また は初段の走査信号線GL)は、第14回に示すよ うに、共通透明画素電極(Vcox)ITOに接続 する。共通透明西海電優 [TOは、前記第3回に 示すように、液晶表示装置の層縁部において選べ ースト材SLによって外部引出配線に接続されて いる。しかも、この外部引出配線の一部の導電層 (g1 およびg2) は走査信号線GLと同一製造 工程で構成されている。この結果、最終段の走査 信号線GL(容量電極線)は、共通透明画素電極 ITOに簡単に接続することができる。

このように、容量電極線の最終段を前記図表の 共通透明図素電極(Vcom) ITOに接続するこ

(Cgs+Cpix+Cadd) をCとすると、次式のようになる。

 $\Delta V_x = -(Cgs/C) \cdot V 2$ 

 $\Delta V_{s} = +(Cgs/C) \cdot (V1 + V2) - (Cadd/C) \cdot V2$   $\Delta V_{s} = -(Cgs/C) \cdot V1 + (Cadd/C) \cdot (V1 + V2)$   $\Delta V_{s} = -(Cadd/C) \cdot V1$ 

ここで、走査信号線 G L に印加される題動電圧 が充分であれば(下記【注】 参照)、被晶 L C に 加わる直流電圧は、次式で表される。

 $\Delta$ V,+ $\Delta$ V,=(Cadd·V2-Cgs·V1)/C このため、Cadd·V2=Cgs·V1とすると、液 品してに加わる直流電圧は0になる。

【注】時刻 ti、tiで走査線 Viの変化分が中点電位 Vlcに影響を及ぼすが、tiでtiの期間に中点電位 Vlcは信号線 Xiを通じて映像信号電位と同じ電位にされる(映像信号の十分な書き込み)。液晶 L C にかかる電位でほぼ決定される(薄膜トランジスタ T F T のオフ期間 がオン期間より圧倒的に長い)。したがって、液晶 L C にかかる直流

分の計算は、期間 tive type ほぼ無視でき、薄膜トランジスタTFTがオフ直後の電位、すなわち時刻 tive における過渡時の影響を考えればいい。なお、映像信号 Viはフレームごと、あるいはラインごとに握性が反転し、映像信号そのものによる直流分は零とされている。

つまり、直流相段方式は、重ね合せ容量Cgsによる中点電位Vlcの引き込みによる低下分を、保持容量素子Cadd および次段の走査信号線GL (容量電極線) に印加される距勘電圧によって押し上げ、液晶してに加わる直流成分を極めていさくすることができる。この結果、液晶表示装置は 放晶しての寿命を向上することができる。もちろん、選光効果を上げるためにゲートGTを大きくした場合、それに伴って保持容量素子Cadd の保持容量を大きくすればよい。

この直流相殺方式は、第15回(被量表示部を示す等価回路図)で示すように、初段の走査信号線GL(または容量電極線)を最終段の容量電極線(または走査信号線GL)に接続することによ

程における要部平面図、第18図は第16図に示 した液晶表示装置の液晶表示部とシール部周辺部 の新面図、第19回は第16回に示す画素とブラ ックマトリックスパターンとを重ね合せた状況を 示す平面図である。この液晶表示装置においては、 クロムからなる第1導電膜81によって走査信号 線GLの第1層、ゲート電極GTおよび保持容量 煮子 Cadd の電極が形成されており、走査信号線 GLの第1層と保持容量素子Cadd の電極期とが 男1 導電膜 g 1 で一体に形成されている。また、 走査信号線GLの映像信号線DLとの交差部にお ける第1導電膜glの幅は他の部分の幅より狭く、 走査信号線GLの映像信号線DLとの交差部にお ける第1導電膜 g 1の幅は10[μm]であり、他の部 分の幅は70[44]である。さらに、保持容量表子の add の電極膜が走査信号線GLに沿って設けられ、 透明画素電極ITOの着部が走査信号線GLと直 角に設けられている。また、走査信号線GLの第 2層はアルミニウム合金からなる第2選建設 g 2 によって構成されている。すなわち、走査信号線

って採用することができる。第15回には便宜上 4本の走査信号線GLしか記載されていないが、 実際には数百程度の走査信号線GLが配置されている。初段の走査信号線GLと最終段の容量電極 線との接続は、液晶表示部内の内部配線あるいは 外部引出配線によって行なう。

このように、液晶表示装置は、初段の走査信号 線GLを最終段の容量電極線に接続することべてを り、走査信号線GLおよび容量電極線の全べて直 重走査回路に接続することができるので、直流 相殺方式(DCキャンセル方式)を採用すること ができる。この結果、液晶LCに加わる直流 ができる。この結果、液晶LCに加わる直流 を低減することができるので、液晶LCの寿命を 向上することができる。

第16回はこの発明に係るアクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部の一面素を示す要部平面回、第17a回は第16回のBーB切断線で切った部分の断面回、第17b回は第16回のCーC切断線で切った部分の断面回、第1回は第16回に示す画素の所定の設造工

号編DLとの間のショートが少なくなり、歩音ま りが向上する。また、保持容量減子 Cadd の電極 膜が走査信号線GLに沿って設けられ、透明画素 電極ITOの端部が走査信号線GLと直角に設け られているから、保持容量素子 Cadd の電循膜を 走査信号線GLから分岐させた場合と比較して、 関ロ率が大きくなるので、画像が明るくなる。さ らに、上部透明ガラス基板SUB2の走査信号線 GL、映像信号線DL、薄膜トランジスタTFT に対応する部分にブラックマトリックスパターン BMが設けられているから、西森の輪郭が明瞭に なるので、コントラストが向上するとともに、外 部の自然光が薄膜トランジスタTFTに当たるの を防止することができる。また、走査信号線GL の第1層、ゲート電極GTおよび保持容量素子C add の電極膜をITO膜により構成した場合には、 アルミニウム合金からなる第2導電膜g2によっ て走査信号線 G L の第 2 層を形成すると、第 2 導 電膜 g 2 をエッチングするとき、走査信号媒 G L に電圧を印加したときに、電池反応によりITO

腹が溶解してしまうのに対して、クロムからなる 第1導電膜 g l によって走査信号線 G L の第1層 ゲート電極GTおよび保持容量素子 Cadd の電極 婆を形成した場合には、アルミニウム合金からな る第2導電膜g2によって走査信号線GLの第2 **層を形成したとしても、第1導電膜g1が溶解す** ることはない。さらに、走査信号線GLの第1層、 ゲート電極GTおよび保持容量素子 Cadd の遺極 護をIT〇膜により構成した場合には、ITO膜 により西素の輪郭を形成することができないのに 対して、クロムからなる第1週電膜g1によって 走査信号線GLの第1層、ゲート電極GTおよび 保持容量素子 Cadd の電極膜を形成した場合には、 第1導電膜g1により画素の輪郭を形成すること ができるので、ブラックマトリックスパターンB Mのアライメントずれがあったとしても、画表の 韓邦が不明瞭にはならず、コントラストが低下す ることはない。また、ゲート端子、ドレイン端子 の最上膜が第3導電膜43によって構成されてい るから、ゲート端子、ドレイン端子とTABとの

接続がよい。さらに、映像信号線DLにおいては、第2導電膜d2が第3導電膜d3によって完全に 関われているから、アルミニウムホイスカの発生 が抑制されるので、保護薬PSV1にピンホール が生ずることはない。また、保護薬PSV1の下 に第3導電膜d3が設けられているから、電圧差 のあるところで導電膜が腐食されるいわゆる電食 を防止することができる。

つぎに、護厚が1000[人]のアルミニウムーパラジ ウム(Pd)、アルミニウムーシリコン、アルミ ニウムーシリコンーチタン (Ti)、アルミニウ ムーシリコンー銅(Cu)等からなる第2導電源 g2をスパッタリングにより設ける。つぎに、エ ッチング液としてリン酸と硝酸と酢酸との混酸を 使用した写真無刻技術で第2導電膜g2を選択的 にエッチングすることにより、走査信号線GLの 第2層を形成する。つぎに、ドライエッチング装 置にSF。ガスを導入して、シリコン等の残渣を 除去したのち、レジストを除去する。つぎに、ブ ラズマCVD装置にアンモニアガス、シランガス、 窒素ガスを進入して、腹厚が3500[入]の窒化シリ コン膜を設けたのち、プラズマCVD装置にシラ ンガス、水素ガス、ホスフィンガスを導入して、 夏厚が2100[A]のi型非品質シリコン膜を設け、 腹厚が300[A]の N \* 型シリコン膜を設ける。つ ぎに、ドライエッチングガスとしてSF。、 CCI、を使用した写真蝕刻技術でN°型シリコ

ン震、主型非晶質シリコン膜を選択的にエッチン

グすることにより、i型半導体層ASを形成する。 つぎに、レジストを除去したのち、ドライエッチ ングガスとしてSF。を使用した写真無刻技術で、 **窒化シリコン膜を選択的にエッチングすることに** よって、絶象膜GIを形成する。つぎに、レジス トを除去したのち、膜厚が 600[人]のクロムから なる第1導電膜d1をスパッタリングにより形成 する。つぎに、写真無刻技術で第1導電膜41を 通択的にエッチングすることにより、映像信号線 D.L. ソース電極SD1、ドレイン電極SD2の 第1層を形成する。つぎに、レジストを除去する 前に、ドライエッチング装置にCCa、SF。 を導入して、N\*型シリコン膜を選択的にエッチ ングすることにより、N・型半導体層dOを形成 する。つぎに、レジストを除去したのち、O,ア ッシャーを1分間行なう。つぎに、膜厚が3500 [ス]のアルミニウムーパラジウム、アルミニウム ーシリコン、アルミニウムーシリコンーチタン、 アルミニウムーシリコンー銅等からなる第2導電 膜d2をスパッタリングにより設ける。つぎに、

説明したが、この発明は上記実施例に限定される ものではなく、その要旨を逸脱しない範囲におい て種々変更可能であることはもちろんである。

たとえば、この発明は液晶表示部の各面素を2分割あるいは4分割した液晶表示袋数ができる。ただし、面素の分が透透 カン という できるので、 という できるので、 という できるので、 という できるので、 という できる。 また、 面景の はいまた。 はいまた

#### (発明の効果)

無以上説明したように、この発明に係る液晶表示 装置においては、走査信号線を構成する速電膜を 不透明金属膜で形成しているから、走査信号線の 抵抗が小さいので、画楽電压への信号書き込みが できなくなることがない。また、走査信号線の映

写真無刻技術で第2準電膜は2を選択的にエッチ ングすることにより、映像信号線DL、ソース電 低SD1、ドレイン電価SD2の第2層を形成す る。つぎに、レジストを除去したのち、O.アッ シャーを1分間行なう。つぎに、膜厚が1200[4] のITO膜からなる第3導電膜d3をスパッタリ ングにより設ける。つぎに、エッチング液として 塩酸と硝酸との混酸を使用した写真触刻技術で第 3 導電膜 d 3 を選択的にエッチングすることによ り、映像信号線DL、ソース電極SD1、ドレイ ン電塩SD2の第3層、ゲート端子、ドレイン端 子の最上層および透明画素電極「TO1を形成す る。つぎに、レジストを除去したの、プラズマC VD装置にアンモニアガス、シランガス、窒素ガ スを導入して、膜厚が1[編]の窒化シリコン膜を 設ける。つぎに、ドライエッチングガスとして SF。を使用した写真蝕刻技術で窒化シリコン膜 を選択的にエッチングすることによって、保護膜 PSV1を形成する。

以上、この発明を上記実施例に基づき具体的に

像信号線との交差部における不透明金属膜の幅を他の部分の幅より狭くしているから、走査信号線と映像信号線との交差部における走査信号線と映像信号線との重なり面積が小さくなるので、走査信号線GLと映像信号線DLとの間のショートが少なくなり、歩留まりがよい。

また、この発明に係る液晶表示装置においては、 保持容量寿子の電極膜を走査信号線に沿って設け、 画素電極の端部を走査信号線と直角に設けている から、関口率が大きくなるので、画像が明るくなる。

このように、この発明の効果は顕著である。

## 4. 図面の簡単な説明

第1図は第16図に示す画素の所定の製造工程における要部平面図、第2図はこの発明を適用すべきアクティブ・マトリックス方式のカラー液品表示装置の液晶表示部の一画素を示す要部平面図、第3図は第2図のⅡ-Ⅱ切断線で切った部分とシール部周辺部の断面図、第4図は第2図に示す画素を複数配置した液晶表示部の要部平面図、第5

図~第7回は第2回に示す画素の所定の製造工程 における要部平面図、第8図は第4図に示す重素 とカラーフィルタとを重ね合せた状態における要 「卸平面図、類9A図はこの発明を適用すべきアク ティブ・マトリックス方式のカラー液温表示装置 の液晶表示部の一貫素を示す要部平面図、第9B 図はその一部拡大図、第10図は上記のアクティ ブ・マトリックス方式のカラー液晶表示装置の液 晶表示部を示す等価回路図、第11図は第9A図 に示す画菜と異なるレイアウトの一画素を示す要 ・ 部平面図、第12回は第9A図、第11回のそれ ぞれに記載される画素の等価回路図、第13回は 直流相殺方式による走査信号線の駆動電圧を示す タイムチャート、第14回、第15回はそれぞれ **第9A図、第11図に示したアクティブ・マトリ** ックス方式のカラー液晶表示装置の液晶表示部を「 示す等価回路図、第16図はこの発明に係るアク ティブ・マトリックス方式のカラー液晶表示装置 の液晶表示部の一画素を示す要部平面図、第17 a 図は第16図のB - B 切断線で切った部分の新

面図、第176図は第16図のC一C切断線で切った部分の断面図、第18図は第16図に示した液晶表示装置の液晶表示部とシール部周辺部の断面図、第19図は第16図に示す顕著とブラックマトリックスパターンとを重ね合せた状態を示す平面図である。

SUB…透明ガラス基板

GL… 走査信号線

D L … 映像信号線

G I ··· 統錄膜

GT…ゲート電極

AS… i型半導体層

SD…ソース電極またはドレイン電極

PSV… 保護謨

LS… 遮光膜

LC… 液晶

TFT… 薄膜トランジスタ

ITO (COM) ··· 透明函素電極

g, d…導電源

Cadd …保持容量素子


Cgs…重ね合せ容量

Cpix…被晶容量


B M … ブラックマトリックスパターン


代理人 弁理士 中 村 越 之 助






# 第2図







第 4 図





第5図


第6図














第10図







Tip of the second




第14図




第15図




第16図




第17a図



紙



第19図



第18図

